基于傳統(tǒng)六晶體管(6T)存儲(chǔ)單元的靜態(tài)RAM存儲(chǔ)器塊一直是許多嵌入式設(shè)計(jì)中使用ASIC/SoC實(shí)現(xiàn)的開發(fā)人員所采用的利器，因?yàn)檫@種存儲(chǔ)器結(jié)構(gòu)非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。
 
如圖1a中所示的那樣，基本交織耦合鎖存器和有源負(fù)載單元組成了6T存儲(chǔ)單元，這種單元可以用于容量從數(shù)位到幾兆位的存儲(chǔ)器陣列。
 
經(jīng)過精心設(shè)計(jì)的這種存儲(chǔ)器陣列可以滿足許多不同的性能要求，具體要求取決于設(shè)計(jì)師是否選用針對(duì)高性能或低功率優(yōu)化過的CMOS工藝。高性能工藝生產(chǎn)的SRAM塊的存取時(shí)間在130nm工藝時(shí)可以輕松低于5ns，而低功率工藝生產(chǎn)的存儲(chǔ)器塊的存取時(shí)間一-般要大于10ns。
 
存儲(chǔ)單元的靜態(tài)特性使所需的輔助電路很少，只需要地址譯碼和使能信號(hào)就可以設(shè)計(jì)出解碼器、檢測(cè)電路和時(shí)序電路。
 
隨著一代代更先進(jìn)工藝節(jié)點(diǎn)的發(fā)展，器件的特征尺寸越來(lái)越小，使用傳統(tǒng)六晶體管存儲(chǔ)單元制造的靜態(tài)RAM可以提供越來(lái)越短的存取時(shí)間和越來(lái)越小的單元尺寸，但漏電流和對(duì)軟故障的敏感性卻呈上升趨勢(shì)，設(shè)計(jì)師必須增加額外電路來(lái)減小漏電流，并提供故障檢測(cè)和糾正機(jī)制來(lái)“擦除”存儲(chǔ)器的軟故障。
     
當(dāng)前6TSoCRAM單元的局限性
 
然而，用來(lái)組成鎖存器和高性能負(fù)載的六晶體管導(dǎo)致6T單元尺寸很大，從而極大地限制了可在存儲(chǔ)器陣列中實(shí)現(xiàn)的存儲(chǔ)容量。
 
這種限制的主因是存儲(chǔ)器塊消耗的面積以及由于用于實(shí)現(xiàn)芯片設(shè)計(jì)的技術(shù)工藝節(jié)點(diǎn)(130,90,65nm)導(dǎo)致的單元漏電。隨著存儲(chǔ)器陣列的總面積占整個(gè)芯片面積的比率增加，芯片尺寸和成本也越來(lái)越大。
 
漏電流也可能超過整個(gè)功率預(yù)算或限制6T單元在便攜式設(shè)備中的應(yīng)用。更大面積或高漏電芯片最終可能無(wú)法滿足應(yīng)用的目標(biāo)價(jià)格要求，因此無(wú)法成為一個(gè)經(jīng)濟(jì)的解決方案。
 
作為6T RAM單元替代技術(shù)的1T單元
 
對(duì)那些要求大容量片上存儲(chǔ)(通常大于256kb)但不要求絕對(duì)最快存取時(shí)間的應(yīng)用來(lái)說(shuō)還有另外一種解決方案技術(shù)。這種解決方案所用的存儲(chǔ)器陣列功能類似SRAM，但基于的是類似動(dòng)態(tài)RAM中使用的單晶體管/單電容(1T)存儲(chǔ)器單元(圖1b)。

本文關(guān)鍵詞： SRAM

相關(guān)文章：?靜態(tài)隨機(jī)存儲(chǔ)器SRAM存儲(chǔ)數(shù)據(jù)原理

深圳市英尚微電子有限公司是一家專業(yè)的靜態(tài)隨機(jī)記憶體產(chǎn)品及方案提供商，十年來(lái)專業(yè)致力代理分銷存儲(chǔ)芯片IC, SRAM、MRAM、pSRAM、 FLASH芯片、SDRAM（DDR1/DDR2/DDR3）等,為客人提供性價(jià)比更高的產(chǎn)品及方案。
英尚微電子中國(guó)區(qū)指定的授權(quán)代理：VTI代理、NETSOL、JSC濟(jì)州半導(dǎo)體(EMLSI)、Everspin 、IPSILOG、LYONTEK、ISSI、CYPRESS、ISOCOME、PARAGON、SINOCHIP、UNIIC； 著名半導(dǎo)體品牌的專業(yè)分銷商  如：RAMTROM、ETRON、FUJITSU、LYONTEK、WILLSEMI。